Indietro

ⓘ ADC ad approssimazioni successive




                                     

ⓘ ADC ad approssimazioni successive

Un ADC ad approssimazioni successive è un circuito elettronico per la conversione analogico-digitale. Questo tipo di circuito esegue la conversione basandosi su un meccanismo di ricerca dicotomica attraverso tutti i possibili livelli di quantizzazione fino alla determinazione del valore di conversione finale.

                                     

1. Diagramma a blocchi

Sigle

  • V in = tensione dingresso
  • SAR = registro ad approssimazioni successive
  • S/H = circuito di sample and hold
  • DAC = convertitore digitale-analogico
  • V ref = tensione di riferimento
  • EOC = fine della conversione End Of Conversion
                                     

2. Algoritmo

Il convertitore analogico-digitale ad approssimazioni successive è composto tipicamente da quattro sottocircuiti principali:

  • Un registro ad approssimazioni successive progettato per emettere un codice digitale approssimato della V in al DAC interno.
  • Un comparatore di tensione che confronta la tensione V in con luscita del DAC e trasmette il risultato al registro ad approssimazioni successive SAR.
  • Un DAC interno la cui uscita torna al comparatore con un segnale analogico equivalente al codice digitale duscita del SAR da comparare con la V in.
  • Un circuito sample and hold per lacquisizione della tensione dingresso V in.

Il registro ad approssimazioni successive viene inizializzato in modo che il bit più significativo sia uguale al valore digitale 1. Questo codice viene mandato al DAC, il quale quindi manda un segnale analogico equivalente al valore digitale V ref /2 allinterno del comparatore per confrontarlo con il campione di tensione allingresso. Se questo segnale analogico è maggiore della V in allora al bit verrà assegnato il valore 0, altrimenti il bit verrà lasciato ad 1. Il procedimento viene quindi ripetuto periodicamente per tutti i bit successivi usati per la conversione, con una frequenza pilotata da un clock esterno e usando come tensione in ingresso la differenza di tensione misurata dal comparatore nel passo precedente, memorizzando ogni volta il risultato nella posizione corrispondente del SAR. Il codice risultante è unapprossimazione digitale del campione analogico dingresso e viene infine emesso dal DAC alla fine della conversione EOC.

Matematicamente, la tensione di ingresso normalizzata si può esprimere come V in = xV ref, con x appartenente allintervallo. Lobiettivo è quello di determinare il valore di x e convertirlo in un formato digitale con una precisione di 1/2 n. Lalgoritmo lavora come segue:

  • Approssimazione iniziale: x 0 = 0.
  • Approssimazioni i-esime x i = x i-1 - sx i-1 - x/2 i. dove, sx è la funzione segno sgnx) +1 for x ≥ 0, -1 for x < 0. Nel seguito si farà uso dellinduzione matematica che |x n - x| ≤ 1/2 n.

In base a questo algoritmo, un ADC ad approssimazioni successive richiede:

  • Un registro in cui memorizzare luscita del comparatore e applicare x i-1 - sx i-1 - x/2 i.
  • Una tensione dingresso V in.
  • Una tensione di riferimento V ref per normalizzare lingresso.
  • Un comparatore che implementi la funzione sx i - x confrontando la tensione proveniente dal DAC con la tensione dingresso.
  • Un DAC che consenta di convertire in una tensione analogica le i-esime approssimazioni x i.
                                     

3. SAR a redistribuzione di carica

Una delle più comuni implementazioni del SAR, cioè il SAR a redistribuzione di carica, fa uso di un DAC scalatore di carica. Questo DAC è composto semplicemente da una matrice pesata di condensatori connessi in parallelo. Il tasso di carica su ognuno dei condensatori viene usato per la ricerca binaria suddetta con lausilio di un comparatore interno al DAC e al SAR.

La conversione del DAC viene fatta secondo questi quattro passi di base:

  • Il condensatore associato al bit più significativo viene collegato con un interruttore alla V REF, che corrisponde al fondo scala dellADC. Essendo la matrice pesata, in questo modo si forma un partitore capacitivo 1:1 con il resto della matrice e la tensione allingresso del comparatore risulterà pari a - v IN più V REF /2. In seguito a seconda che v IN sia maggiore o minore di V REF /2 il comparatore ritornerà il valore 1 o 0, rispettivamente. Lo stesso processo viene ripetuto ad ogni ciclo di clock per ogni condensatore associato a un bit, fino a quando la tensione dingresso del comparatore coincide con la tensione di offset, nei limiti della risoluzione del convertitore.
  • Tutti i condensatori allinterno della matrice fanno capo al segnale dingresso v IN. La carica che si stabilisce in questo modo è uguale alle singole capacità moltiplicate per la tensione dingresso, a meno della tensione di offset.
  • I condensatori sono quindi collegati in modo che questa carica venga applicata sullingresso del comparatore, dando una tensione allingresso pari a - v IN.
  • La matrice di condensatori viene completamente scaricata alla tensione di offset del comparatore, V OS. In questo passo si fornisce una cancellazione automatica delloffset.


                                     

3.1. SAR a redistribuzione di carica Uso con circuiti analogici non ideali

Quando implementato come circuito analogico, dove il valore di ogni bit non è perfettamente 2^N ad esempio 1.1, 2.12, 4.05, ecc., un SAR potrebbe non ritornare un valore ideale, dato che a causa di questo errore lalgoritmo di ricerca binaria potrebbe rimuovere un intervallo di valori che lingresso non noto può assumere. A seconda della differenza fra il funzionamento reale ed ideale, lerrore massimo può risultare pari ad alcuni bit meno significativi, specialmente se lo scostamento fra il valore reale di 2^N e quello ideale è grande per uno o più bit. Poiché il valore reale delluscita non è noto a priori, per garantire un funzionamento corretto è molto importante che la precisione del circuito analogico usato per implementare un ADC SAR sia molto vicina al valori ideali di 2^N.

                                     

3.2. SAR a redistribuzione di carica Vantaggi

In questo tipo di convertitori, il tempo di conversione è uguale al periodo di "n" cicli di clock per un ADC a n-bit, così il tempo di conversione è molto breve. Per esempio per un ADC a 10 bit con una frequenza di clock di 1 Mhz, il tempo di conversione sarà 10*10^-6 cioè soltanto 10 microsecondi.

Il tempo di conversione è costante e indipendente dallampiezza del segnale analogico V alla base A.